Come può un solo chip generare filtri e oscillatori contemporaneamente?

Un team di ricercatori ha ideato un circuito analogico ultra‑compatto che combina due funzioni tipiche dei dispositivi elettronici: un filtro biquadratico a più modalità e un oscillatore quadrature a doppio canale. Il segreto? Un unico amplificatore differenziale a guadagno (DDGA) e componenti passivi tutti collegati a massa.

Grazie a questa architettura, lo stesso schema può operare in quattro modalità diverse – tensione, corrente, trans‑impedenza e trans‑ammettenza – senza dover cambiare il layout. In modalità filtro, il circuito produce risposte low‑pass, high‑pass, band‑pass, band‑stop e all‑pass, con frequenza di polo e fattore di qualità regolabili elettronicamente. In modalità oscillatore, genera simultaneamente due segnali in quadratura (90° di fase) sia in tensione che in corrente, con frequenza e condizione di avvio indipendenti.

Il design “grounded‑component” semplifica la realizzazione su chip, riducendo l’ingombro e migliorando la compatibilità con la tecnologia CMOS a 0,18 µm. Le simulazioni mostrano distorsione armonica inferiore al 7 %, sensibilità contenuta a variazioni del 5 % dei componenti e funzionamento stabile da –40 °C a 120 °C.

Queste caratteristiche lo rendono ideale per dispositivi IoT a basso consumo, front‑end di comunicazione adattivi e sistemi biomedicali integrati, dove spazio, potenza e flessibilità sono fondamentali.

Il cuore del progetto è il Differential Differencing Gain Amplifier (DDGA), un amplificatore differenziale che fornisce guadagno controllabile e capacità di differenziazione simultanea di segnali di tensione e corrente. La topologia utilizza solo componenti passivi a terra (resistori e condensatori), eliminando la necessità di elementi attivi collegati a potenziali diversi, il che riduce il rumore di offset e migliora la stabilità termica.

Il filtro biquadratico è realizzato mediante una rete di due sezioni di secondo ordine, ciascuna definita da una coppia di poli complessi con frequenza angolare ω₀ = 1/√(RC) e fattore di qualità Q = ω₀R/C·G, dove G è il guadagno del DDGA. Variazioni di G consentono di spostare i poli senza modificare i componenti fisici, ottenendo così una sintonizzazione elettronica della risposta in frequenza.

Nella modalità oscillatore, il circuito sfrutta la condizione di Barkhausen: il loop di retroazione deve avere guadagno unitario e fase totale di 0° (o 360°). Il DDGA fornisce il guadagno necessario, mentre i condensatori e le resistenze determinano la frequenza di oscillazione f₀ = 1/(2π√(RC)). La configurazione a quadratura genera due uscite sfasate di 90°, utili per modulazioni I/Q in comunicazioni wireless.

Le simulazioni in un processo CMOS a 0,18 µm con alimentazione ±0,9 V mostrano che la distorsione armonica totale (THD) rimane sotto il 7 % anche a livelli di segnale vicino al limite di linearità del DDGA. L'analisi di sensitività indica che una variazione del 5 % dei valori R e C provoca una deviazione della frequenza di oscillazione inferiore al 2 %, dimostrando robustezza contro le tolleranze di fabbricazione. Inoltre, il circuito mantiene le specifiche operative in un ampio intervallo termico (‑40 °C a 120 °C), grazie al design a componenti a terra che minimizza gli effetti di drift termico sui parametri attivi.

Questa architettura è particolarmente adatta per l'integrazione in System‑on‑Chip (SoC) destinati a dispositivi IoT, dove la riduzione del numero di componenti attivi e la capacità di operare in più modalità riducono il consumo energetico complessivo e semplificano il layout PCB. Inoltre, la possibilità di generare simultaneamente segnali di tensione e corrente in quadratura apre la porta a front‑end RF più flessibili, capaci di adattarsi dinamicamente a diverse bande di frequenza e condizioni di canale.